Timing constraints

Responder
Avatar de Usuario
jotego
Mensajes: 158
Registrado: 11 May 2016, 23:45
Ubicación: Valencia
Contactar:

Timing constraints

Mensaje por jotego » 02 Oct 2016, 11:19

Este fin de semana me he dado cuenta de que la temporización en el core MIST (Atari ST) de la plataforma MIST está totalmente desatendida. Hay muy pocas restricciones (constraints) escritas y al pasar el TimeQuest (analizador de tiempos de Altera) al diseño hay más luces rojas que en el barrio rojo de Amsterdam. Como las herramientas te dejan generar el fichero de programación aunque los tiempos no se cumplan, pues a veces sale algún fichero que a temperatura ambiente funciona y mira... así van saliendo los binarios de MIST.

¿Cuál es la situación con el ZX-UNO? ¿Se han comprobado las temporizaciones?

Avatar de Usuario
mcleod_ideafix
Mensajes: 831
Registrado: 27 Sep 2015, 00:14
Ubicación: Jerez de la Frontera
Contactar:

Re: Timing constraints

Mensaje por mcleod_ideafix » 01 Ene 2017, 21:08

jotego escribió:¿Cuál es la situación con el ZX-UNO? ¿Se han comprobado las temporizaciones?
Al menos en los cores que "controlo" (Spectrum, SAM y Jupiter ACE), se han escrito ficheros de constraints en tiempo de síntesis (ficheros XCF). Según lei en su día, es un error poner los contraints temporales en el UCF porque la herramienta de síntesis no lee ese fichero. Sólo se lee a partir de la fase de implementación, después de la síntesis, cuando ya se han decidido muchas cosas en cuanto al netlist final. Así que después de encontrar la (casi) escondida opción para poder usar estos constraints y que la información temporal se propague de la fase de síntesis a la de implementación, lo vengo usando en estos cores y fijándome bien en el reporte de tiempos que me da el Place And Route y en el "Timing score" que debe ser 0 para indicar que todos los constraints se han cumplido.
http://www.zxuno.com
ZX-Uno · Clon de ordenador ZX Spectrum basado en FPGA

Avatar de Usuario
jotego
Mensajes: 158
Registrado: 11 May 2016, 23:45
Ubicación: Valencia
Contactar:

Re: Timing constraints

Mensaje por jotego » 02 Ene 2017, 09:58

Me alegro de ver que la situación está más controlada con el ZX-UNO. Sobre todo en el core insignia que es el de Spectrum. :chocala!:

No sabía que se podían poner las restricciones para la fase de síntesis. Lo probaré la próxima vez.

Responder